<반도체 8대 공정>, 반도체 전공정이란 무엇인가 (ASML의 독주)

이번 시간에는 반도체 8대 공정 중 전공정에 대해서 알아보겠습니다. 각 공정의 너무 깊은 기술적 내용은 과감히 삭제하였습니다. 그러나 투자자가 꼭 알아야 할 공정 트렌드와 경쟁력에 대해서는 자세하게 설명하였습니다.

 

 

 

반도체 8대 공정의 첫 단추, 웨이퍼 제조

웨이퍼는 반도체 집적회로가 만들어 만들어지는 원판입니다. 웨이퍼는 초고순도의 잉곳을 가져와 다이아몬드 톱을 사용해 얇게 절단해 만들어집니다. 이때 웨이퍼의 두께는 얇을수록, 면적이 넓을수록 한 번에 생산할 수 있는 반도체 칩 수가 증가합니다. 이렇게 절단된 웨이퍼는 표면에 흠집을 제거하기 위해 연마액과 연마 장비를 거쳐 매끄럽게 만들어집니다. 웨이퍼의 고품질 조건은 불순물이 없고, 표면이 오차 없이 평평해야 합니다. 또한 완성된 칩 성능이 동일하기 위해 원자들이 규칙적으로 배열되어야 합니다. 결국 웨이퍼의 경쟁력은 가능한 큰 면적에서 균일도를 높게 하는 기술력에서 나옵니다. 그 이유는 단위 면적당 비용을 줄일 수 있고, 반도체 칩의 생산 수율이 올라가기 때문입니다.

 

산화공정(Oxidation): 반도체 보호막 생성

산화공정은 부도체 상태인 웨이퍼를 반도체의 성질을 가질 수 있도록 만드는 기초적인 단계입니다. 웨이퍼의 표면이 산화공정을 거치게 되면 수백nm가 산화실리콘으로 변하게 됩니다. 산화공정을 거치는 가장 큰 이유는 향후 이어질 제조 과정에서 반도체를 지켜줄 보호막을 만들어 주려는 것입니다. 웨이퍼를 열 산화하는 방법에는 건식 산화와 습식 산화가 있습니다. 건식 산화는 산소만을 이용하고, 습식 산화는 산소와 수증기를 같이 사용합니다. 이런 이유로 동일한 시간과 온도에서 습식 산화 방식으로 만들어진 산화막이 건식 산화 방식보다 5~10배 정도 더 두껍습니다.

 

 

 

포토공정: 회로를 그려내는 과정

포토공정은 웨이퍼 위에 회로 패턴을 빛을 이용하여 회로를 그려내는 과정을 말합니다. 이 공정은 반도체 기업의 경쟁력을 결정하는 아주 중요한 단계이다. 반도체의 집적도가 올라갈수록 미세공정을 통해 칩을 작게 만들어야 한다. 이러한 칩의 소형화는 미세 회로 패턴이 관건이며, 이는 포토공정에 의해 결정된다. 따라서 집적도가 증가할수록 포토공정의 높은 기술력이 필요한 것입니다.

 

포토공정은 감광액 도포→노광→현상 과정을 거치게 됩니다. 우선 산화과정을 마친 웨이퍼에 감광액(photo resist)을 균일하게 도포하는 작업을 합니다. 이때 감광액 막은 얇고 균일도가 높아야 합니다. 그리고 난 후, 웨이퍼 표면 위에 노광장비(stepper)를 이용해 회로 패턴이 그려진 마스크에 빛을 통과시켜 웨이퍼에 칩 회로를 넣습니다. 노광 과정이 끝나고 나면 현상액을 뿌려 노광된 영역만 남기고 나머지는 제거하는 현상(develop) 공정이 진행됩니다. 이 단계에서 회로 패턴이 결과물로 나오기 때문에 지금까지 설명드린 과정의 결과물 탄생하는 것입니다.

 

포토공정의 발달은 미세 반도체를 구현하게 했습니다. 칩 미세화는 반도체의 집적도를 증가시켜 반도체 생산 비용 절감과 성능 향상에 큰 기여를 하고 있습니다. 반도체 제조사들은 더욱 미세한 패턴을 형성하기 위해 EUV(Extreme Ultraviolet) 장비에 대한 수요가 높아지고 있습니다. 아시다피시, EUV는 네덜란드의 ASML만 생산하고 있습니다. 상황이 이렇다 보니 EUV 장비가 없으면 기술력 있는 반도체 생산이 불가능한 상황입니다. 특히 비메모리 반도체 생산과정에서 이러한 현상은 더우 뚜렷하게 나타나고 있습니다. 참고로 중국은 현재 EUV 장비를 공급받지 못해 반도체 굴기 정책 완성에 어려움을 겪고 있습니다.

 

 

 

ASML의 독주 이유 (인수합병 + 핵심 기술 개발)

다음 공정으로 넘어가기 전에 ASML은 어떻게 EUV의 최고 강자가 되었는지 먼저 살펴보겠습니다. ASML의 성공 요인은 성공적인 인수 합병과 끊임없는 핵심 기술 개발에서 찾을 수 있습니다. ASML 이전 노광장비 시장은 미국 기업인 사이머가 사실상 독점하고 있었습니다. 현재 EUV 장비의 원천 기술도 사이머가 대부분 보유하고 있습니다. ASML은 이런 사이머를 37억 달러에 인수했습니다. 이때부터 사실상 ASML은 독주할 준비를 마치게 됩니다. ASML은 사이머 인수와 더불어 핵심 기술 개발에도 집중했습니다. 그들은 일찍부터 차세대 반도체 노광기를 목표로 연구 개발에 투자를 계속 이어갔습니다. 그 결과 현재 TSMC와 삼성전자와 같은 글로벌 최대 생산업체도 ASML의 눈치를 보면서 EUV를 공급받고 있을 정도로 굳건한 시장의 지위를 구축하게 됩니다.

 

식각 공정(Etching): 산화막 제거

우리는 산화공정을 통해 웨이퍼에 산화막을 씌운다는 것을 알아봤습니다. 그럼 포토공정 진행이 완료되고 침 회로 패턴이 새겨졌다면 불필요한 산화막은 제거할 필요가 있습니다. 식각 공정은 웨이퍼에 기체 혹은 액체를 사용하여 불필요한 부식물을 제거해주는 과정을 말합니다. 식각 공정은 식각 물질에 따라 건식과 습식으로 나눕니다. 건식 식각이 비용도 비싸고 과정이 어렵지만 미세 회로 선폭에 적합합니다. 따라서 반도체 접적도가 증가함에 따라 건식 방법이 적용되고 있는 추세입니다. 식각 공정이 어려운 이유 중 하나가 반도체는 공정 진행 특성상 수직 구조가 대부분이라는 점이다. 특히 메모리 반도체 생산시 고난도의 기술이 필요하다.

 

 

 

전공정의 마무리: 증착공정(deposition)

증착공정은 웨이퍼에 얇은 옷을 입히는 과정입니다. 식각이 불필요한 부분은 제거하는 공정이라면 증착은 분자 단위의 박막을 덮는 것입니다. 이 공정의 경쟁력은 웨이퍼 위에 박막을 얼마나 균일하게 위치시키냐입니다. 반도체가 미세화 될수록 복잡한 미세 구조물에 증착 물질들이 균일하게 쌓게 하는 난이도는 급증하기 때문입니다. 증착 방법도 물리적 증착방법(PVD)와 화학적 증착방법(CVD)로 나뉩니다. 최근 트렌드는 CVD가 주요 사용되고 있다. 특히 플라즈마 CVD가 대량 작업과 두께 균일도에 유리한 이유로 가장 많이 쓰이고 있습니다.

 

한편 반도체 회로에 전기적 신호가 들어와 동작하려면 회로에 금속선을 깔아야 합니다. 전류가 흐르는 길을 회로도가 새겨진 대로 만든다고 생각하면 쉽게 이해가 될 것입니다. 이를 금속 배선 공정이라고 하며, 이 역시 증착을 통해서 진행됩니다. 이렇게 전기 길을 연결하는 금속 배선 공정이 진행되면 반도체 생산 전공정이 마무리됩니다.